是小孩子堆积木，两个芯片堆叠，散热怎么解决？能耗怎么解决？”
“照这个逻辑，十个芯片堆叠，那岂不是相当于14nm制程的性能了？”
“.”
在一片不看好，不可能的声音中，传来了王宇手指敲击桌面的声音。
他的余威犹在，所以会议室一下子安静了下来。
“谁能告诉我，目前的45nm制程芯片上有多少个晶体管？”
“大约10亿个晶体管！”
有科研人员立刻回答了王宇，这个他们都熟。
“那么未来的32nm制程的芯片上可能会有多少个晶体管？”
“这要看什么用途的芯片。”
另一个科研人员回复道：“但是有秦总的背景在，看样子这里特指的是手机芯片，按照摩尔定律来推断，大约在19亿个晶体管的样子！”
“那么65nm制程的呢？”
“4亿个左右吧.”
刚才回应的人继续道：“所以按照我们现有的水平，不得堆叠5个65nm制程的芯片，先不说散热和能耗问题怎么解决，手机装得下装不下还是一个问题！”
“这不是你该考虑的问题！”
王宇回了一句之后，嘴里也嘀咕了一句：看样子用65nm制程的来堆不现实了。
想了想之后，王宇对着会议室里的一群人问道：“负责电路设计的是谁？”
“是我，景东文！”
一个三十多的年轻人回应了王宇，最后还附加了一句：“科大的博士。”
“景博士，我记得07年的时候就提起过两个要求，一是研发自己的设计工具，二是研究芯片如何优化电路的问题”
“是有这么回事，在电路优化设计研究方面已经有了一些成果，但是在EDA设计软件研发上，目前还没有显著的进展。”
景东文一五一十的回复着王宇。
“那么按照这个逻辑理论，32nm制程芯片上有19亿个晶体管，而两块45nm制程芯片上总计有20亿个晶体管，如果对45nm制程的芯片电路进行优化设计，最终简化后的堆叠，经过封装处理，能不能达到32nm制程芯片的性能？”
王宇看着景东文道：“我不是很懂这方面技术，但是电路并联串联的理论我还是知道的，在逻辑上这种方式行不行得通？”
景东文被王宇问的地下了头，仔细思索了片刻后才抬起头回复道：“理论上是可行的！”
这一句回复，再次引起了会议室里的争论，这次不再是一面倒的不可能，而是已经开始有人赞同，有人依旧反驳，还有人低头思考起来。
“利用既有的EDA设计软件，设计出经过优化的45nm制程芯片电路，然后按照成熟的既有工艺生产出芯片来”
这是开始赞同这个想法的人的观点。
“堆叠没有这么简单吧，虽然是两块芯片，但是依旧存在散热、能耗的
请收藏：https://m.bqgll.cc
（温馨提示：请关闭畅读或阅读模式，否则内容无法正常显示）